赞助论坛
发帖 回复
« 返回列表上一主题下一主题
  • 3083阅读
  • 0回复

RTD2660输出像素时钟DCLK/PCLK有问题 [复制链接]

 楼层直达
ghy600  
级别: 待实名认证
发帖
2
精华
0
金币
11
威望
0
贡献
0
好评
0
注册
2015-04-25
楼主    ghy600 发表于: 2015-05-26 19:01:55 
TTL方式输出，即输出RGB信号。RTD2660输出像素时钟DCLK/PCLK不符合MIPI桥芯片SSD2828输入时钟的幅值要求。如何调节RTD2660的程序使其DCLK输出符合CMOS标准输出，，我们的要求是高电平大于3.3Vx0.7=2.31V，低电平小于3.3Vx0.2=0.66V。或者有什么其他方法来解决这一问题吗？

相关话题

分享到 淘江湖 新浪 QQ微博 QQ空间 开心 人人 豆瓣 网易微博 百度 鲜果 白社会 飞信
发帖 回复
« 返回列表上一主题下一主题