本板的L2 Cache 总线工作频率200Mhz，60x 总线工作频率100MHz，是板上
工作频率最高的部分。依据MPC755、MPC107、PowerSpan 的芯片手册，阻抗在
50 ohm～70 ohm 之内比较合适，按前面层叠结构的设计，5mil 的信号线宽是可
以保证阻抗要求的。
因为板上这两个总线的负载最多为2 个负载，且这几个芯片之间的距离很
近，相关的PCB 走线很短，所以信号时序关系一般能够满足要求（尽管其工作频
率很高）。下面给出L2 Cache 总线上典型时钟线、地址线以及数据线的PCB 走线
图以及在HyperLynx 仿真软件的BoardSim 工具下的仿真波形。MPC755、MPC107、
PowerSpan 和GVT71128 芯片的IBIS 模型均来自于芯片厂商（Motorola、TUNDRA
和GALVENTECH）。
