对于PCI 总线信号的布线，主要考虑三点：传输线阻抗；布线拓扑结构；信
号线长度。
（1）传输线阻抗。布线应满足PCI 规范的阻抗要求，并且有较好的一致性。
（2）布线拓扑结构。采用菊花链式的布线拓扑较为理想，星型拓扑或混合
拓扑结构由于信号分叉较多，信号质量不好。
（3）信号线长度。因为信号的Tval、Tsu 等时间参数由芯片本身决定，在
布线上能控制的时序参数只有Tprop。信号线的长度将决定Tprop 是否满足要求。
表2-5 列出了PCI 总线信号（不包括时钟信号）与传输速度相关的数据。
速度
类型
传输线
电容
传输线
传播速度
最大
负载电容
最大
信号长度
最大
飞行时间
PCI0
33MHz
3.41pF/inch 175ps/inch 10pF×5 18.47inch
(FRAME#)
8.658ns
PCI1
66MHz
3.41pF/inch 175ps/inch 10pF×2 6.32inch
(AD26)
3.072ns
注：单个PCI 设备的输入电容取PCI 规范规定的最大值10pF；PCI0（33MHz）总线上有6 个PCI 设备，
故按5 个负载计算电容；PCI1（66MHz）总线上有3 个PCI 设备，故按2 个负载计算电容。
表2- 4 PCI 总线信号时序分析
PCI0 总线信号的最大飞行时间为8.658ns，小于PCI 规范的传播延时最大
10ns（33M 频率）的限制，满足Tprop 要求。
PCI1 总线信号的最大飞行时间为3.072ns，小于PCI 规范的传播延时最大
5ns（66M 频率）的限制，满足Tprop 要求。
